資源簡介

CMOS集成邏輯門電路的測試
課題： CMOS集成邏輯門電路的測試
目的與要求：
了解CMOS集成邏輯門電路的原理。
驗證集成邏輯門電路的功能。
在實驗過程中鍛煉學(xué)生之間合作的能力。
使學(xué)生知道理論是需要實踐來檢驗。
重點與難點：
CMOS集成邏輯門電路的結(jié)構(gòu)及原理。
現(xiàn)代教學(xué)方法與手段：
數(shù)字電路實驗成套器材、PowerPoint
授課內(nèi)容：
一、復(fù)習(xí)（提問）：
1、簡單邏輯門電路的邏輯口訣：
與：有0出0，全1出1
或：有1出1，全0出0
非：取反
異或：異出1，同出0
與非：有0出1，全1出0
或非：有1出0，全0出1
2、或非門的真值表：
A
B
C
Y
0
0
0
1
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
0
引入：
輸出的電壓是輸入的信號電壓嗎？
是，證明
否，找出輸出電壓=？
二、實驗
（一）目的
測試CMOS門電路的邏輯功能
（二）實驗器材
集成塊CD4002、電壓表、電阻（10k、100k、1k）、穩(wěn)壓電源
（三）實驗原理
①只要輸入A、B當(dāng)中有一個或全為高電平，TP1、TP2中有一個或全部截止，TN1、TN2中有一個或全部導(dǎo)通，輸出Y為低電平。
②只有當(dāng)A、B全為低電平時，TP1和TP2才會都導(dǎo)通，TN1和TN2才會都截止，輸出Y才會為高電平。
（四）實驗步驟
集成選用CD4002，其管腳排列如圖（2）所示，共有二路與非門，任選一路即可，如1F、1A、1B、1C、1D。（Vcc=5V）
CMOS或非電壓傳輸特性的測試，根據(jù)圖（1）接線
根據(jù)測試結(jié)果完成學(xué)生實驗表格
三、小結(jié)：
1、mos管的輸出電壓是外加的電源電壓，輸入信號只是決定輸出還是不輸出。
2、Mos管功耗小、應(yīng)用廣泛、工藝簡單、抗干擾能力強(qiáng)、集成度高、價廉。
學(xué) 生 實 驗 報 告
日期
班級
姓名
實驗名稱：
實驗?zāi)康模?br/>實驗原理：
實驗結(jié)果：
1、
A
B
C
Y
MOS或非電壓傳輸特性的測試
V1
V2
備注

展開更多......

收起↑