資源簡介

(共23張PPT)
走進數(shù)字電路（與或非門）
Annual Work Summary Report
2021
2022
2023
案例分析
分析總結(jié)
電子控制系統(tǒng)的控制(處理)部分正是依據(jù)各輸出信號與輸人信號之間的邏輯關(guān)系(因果關(guān)系)來處理的。為了處理方便，將邏輯前提和邏輯結(jié)論均用字母A、B、C等表示。顯然，這些字母都應(yīng)當(dāng)只有“真"和“假”兩個狀態(tài)，且非真即假，非假即真。
實現(xiàn)各種邏輯關(guān)系的電路稱為數(shù)字電路( 或邏輯電路)。數(shù)字信號用數(shù)字電路處理，數(shù)字電路最基本的單元是門電路。在數(shù)字電路中，“真” 用高電平“1”表示，“假”用低電平“0”表示。“1”和“0”稱為數(shù)字電路的真值或邏輯值。
任何復(fù)雜的邏輯關(guān)系都由“與”“或”“非” 三種基本邏輯關(guān)系組合而成。實現(xiàn)這三種基本邏輯關(guān)系的電路分別稱為與門( AND)、或門(OR)和非門(NOT)，它們的輸人信號代表邏輯前提，輸出信號代表邏輯結(jié)論。
目 錄
O1
與門
O2
或門
O3
非門
與門
與門( AND)
Annual Work Summary Report
#O1
#2022
與門
“所有邏輯前提皆為真時，邏輯結(jié)論才為真”的邏輯關(guān)系稱為“與”邏輯關(guān)系。
與門
實現(xiàn)與邏輯關(guān)系的電路稱為與門。只有當(dāng)與門的所有輸人端皆加高電平(“1”)時，其輸出端才輸出高電平(“1")，即“全高出高，有低出低”。與門的邏輯符號如圖3-33所示。門電路的邏輯關(guān)系可用真值表描述。真值表的左邊所列的是門電路輸人信號的邏輯值，右邊所列的是門電路輸出信號的邏輯值。例如，2個輸人端的與門電路，其輸入邏輯值共有4種組合，其真值表中應(yīng)包含這4種組合及其對應(yīng)的輸出邏輯值。
與門真值表
真值表的邏輯值用1和0表示，圖3-34是2個輸人端的與門真值表。
“與”邏輯關(guān)系在布爾代數(shù)中被定義為邏輯乘法，記作:
F=A x B或F=A B或F=AB
稱為與門的邏輯表達式。
波形圖
數(shù)字電路的邏輯關(guān)系常常用波形圖來描述，波形圖記錄門電路的輸入信號或輸出信號的電平隨時間變化的情況，如圖3- 35所示。
如圖3-36所示，與門在A、B兩個波形的輸人電壓的作用下，得到如F波形所示的輸出電壓
波形圖
在畫波形圖時，常常省去坐標(biāo)軸，但輸人波形與輸出波形之間的時間必須嚴(yán)格對應(yīng)，如圖3-37中虛線所示。圖中第三個時間區(qū)間，輸人A和輸人B都為1，符合“全高出高”規(guī)則，因而輸出F也為1，其他情況都不符合，因而輸出為0。
馬上行動
或門
或門(OR)
Annual Work Summary Report
#02
#2022
或門
“邏輯前提中有一個或一個以上為真，邏輯結(jié)論就為真”的邏輯關(guān)系稱為“或”邏輯關(guān)系。
或門
實現(xiàn)“或”邏輯關(guān)系的電路稱為或門。如圖3-40所示是或門的邏輯符號。
“或”邏輯關(guān)系在布爾代數(shù)中定義為邏輯加法，記作:
F=A+B
稱為或門]的邏輯表達式。
列真值表
畫波形圖
非門
非門(NOT)
Annual Work Summary Report
#03
#2022
非門
“邏輯前提為假時邏輯結(jié)論為真，邏輯前提為真時邏輯結(jié)論反而為假”，即邏輯結(jié)論與邏輯前提的邏輯值總是相反的邏輯關(guān)系稱為“非”邏輯關(guān)系，記作:
F=A(讀作“A非”)
實現(xiàn)“非”邏輯關(guān)系的電路稱為非門。如圖3- -43所示是非門的邏輯符號，其中輸出端的小圈就是邏輯值變反的標(biāo)志
真值表
案例分析
謝謝大家
Thanks For Your Watching.

展開更多......

收起↑